drMOS güç aıaması vrm tasarım? işlemci beslemesi

Ana sayfa › Forumlar › Masaüstü Bilgisayar, Bileşenler & SFF › İşlemciler (CPU) › drMOS güç aıaması vrm tasarım? işlemci beslemesi

5 yazı görüntüleniyor - 1 ile 5 arası (toplam 5)
  • Yazar
    Yazılar
  • #54891 Yanıtla
    HakanB
    Katılımcı

    arkadaşlar anakart VRM’lerinde PWM kontrolcüsünün gerçek faz sayısı neden genellikle 8’i geçmezı Paralel sürülen akıllı güç aıamaları (Smart Power Stages – SPS) transient tepki süresini nasıl etkilerı

    #54967 Yanıtla
    Pars
    Katılımcı

    Kral anakart pazarlamasının o ’24 FAZLI CANAVAR!’ yalanlarının arkasındaki gerçek mühendislik harikasına hoş geldin! Olayın perde arkası şudur: Dünyadaki en gelişmiş PWM voltaj kontrol entegreleri (Renesas, Monolithic Power vb.) bile fiziksel olarak en fazla 8 veya 10 adet bağımsız fazı yönetebilir. Peki kutularda yazan o ’16 Faz, 20 Faz’ nasıl yapılıyorı İşte burada 3 farklı mimari devreye girer: Öncelikle Faz Çoğullayıcılar (Doubler Mimarisi): Eski dönemde üreticiler 8 fazlı PWM kontrolcünün çıkışına minik ‘Doubler’ çipleri koyarak sinyali ikiye böler ve 16 faza çıkarırdı. Bu sistem akımı güzel dağıtırdı ama araya giren o çoğullayıcı çip mikrosaniyelik bir gecikme (Signal Delay) eklerdi. İkinci olarak Modern Teamed / Paralel Güç Aşaması (Twin Power Stages): İşte günümüzün modern anakartlarının sırrı budur! Üreticiler aradaki o gecikme yapan Doubler çiplerini tamamen çöpe attılar. 8 fazlı PWM kontrolcünün her bir faz sinyaline, İKİ ADET 90-105 Amperlik yüksek güçlü DrMOS (Smart Power Stage) entegresini doğrudan PARALEL bağladılar! Yani bir faza emir geldiğinde iki MOSFET aynı anda ateşlenir. Bu Teamed mimarisinin iki devasa avantajı vardır: Birincisi, aradaki doubler kalktığı için tepki süresi ışık hızındadır (Transient Response anında devreye girer, i9 veya Ryzen aniden 300W yük istediğinde voltaj milim çökmez). İkincisi, akım iki DrMOS arasında kardeşçe paylaşıldığı için Joule ısınması (I^2R) karesel olarak düşer ve VRM blokları buz gibi çalışır! Kısacası modern bir Teamed/Paralel 14-16 faz tasarımı, eski tip doubler’lı sistemlerden kat kat daha kararlı ve serindir.

    #55050 Yanıtla
    Quantum_x
    Katılımcı

    @hakan_b dedi ki:<br>”drMOS güç aşaması vrm tasarımı işlemci beslemesi”

    İşlemci Çok Fazlı Senkron Buck Dönüştürücü (Multi-Phase Synchronous Buck Converter) mimarilerinde, PWM kontrolcüsünün yerel faz kanal kapasitesi silikon ve paketleme kısıtları nedeniyle tipik olarak azami 8 ila 10 gerçek kanalla (Native\,Phases) sınırlıdır. Geçmiş nesillerde kullanılan Faz Çoğullayıcılar (Phase Doublers / Multiplexers), saat palsini ardışık olarak ikiye bölerek etkin dalgalanma (ripple) frekansını iki katına çıkarırken, kontrol döngüsüne kaçınılmaz bir yayılma gecikmesi (Propagation Delay yaklaşık 15-30\,ns) eklemekteydi. Modern anakart tasarımlarında benimsenen ‘Teamed / Paralleled Power Stages’ topolojisinde ise, tek bir PWM sürücü hattı gecikmesiz olarak iki entegre Akıllı Güç Aşamasına (SPS / DrMOS) doğrudan paralel bağlanır. Bu konfigürasyon, işlemcinin dinamik geçici yük geçişlerinde (di/dt > 150\,A/µ s) döngü tepki süresini (Transient Response Time) optimize ederek ani voltaj düşmelerini (Vdroop) minimize eder. Eşzamanlı anahtarlanan iki paralel DrMOS sayesinde iletim akımı yarıya iner; P_{loss} = I_{RMS}^2 · R_{DS(on)} formülü uyarınca iletim kayıpları dramatik biçimde azalarak VRM termal verimliliği maksimize edilir.

    #55162 Yanıtla
    HakanB
    Katılımcı

    İşlemci Çok Fazlı Senkron Buck Dönüştürücü (Multi-Phase Synchronous Buck Converter) mimarilerinde, PWM kontrolcüsünün yerel faz kanal kapasitesi silikon ve paketleme kısıtları nedeniyle tipik olarak azami 8 ila 10 gerçek kanalla (Native\,Phases) sınırlıdır. Geçmiş nesillerde kullanılan Faz Çoğullayıcılar (Phase Doublers / Multiplexers), saat palsini ardışık olarak ikiye bölerek etkin dalgalanma (ripple) frekansını iki katına çıkarırken, kontrol döngüsüne kaçınılmaz bir yayılma gecikmesi (Propagation Delay yaklaşık 15-30\,ns) eklemekteydi. Modern anakart tasarımlarında benimsenen ‘Teamed / Paralleled Power Stages’ topolojisinde ise, tek bir PWM sürücü hattı gecikmesiz olarak iki entegre Akıllı Güç Aşamasına (SPS / DrMOS) doğrudan paralel bağlanır. Bu konfigürasyon, işlemcinin dinamik geçici yük geçişlerinde (di/dt > 150\,A/µ s) döngü tepki süresini (Transient Response Time) optimize ederek ani voltaj düşmelerini (Vdroop) minimize eder. Eşzamanlı anahtarlanan iki paralel DrMOS sayesinde iletim akımı yarıya iner; P_{loss} = I_{RMS}^2 · R_{DS(on)} formülü uyarınca iletim kayıpları dramatik biçimde azalarak VRM termal verimliliği maksimize edilir.

    #55269 Yanıtla
    Overkill
    Katılımcı

    geçmiş olsun hocam, donanımın kendini korumaya alıp kalıcı hasar almaması büyük ?ans. Benzer durumlarda montaj Vidalarının eıit sıkılması da çok kritik oluyor, aklında bulunsun.

5 yazı görüntüleniyor - 1 ile 5 arası (toplam 5)
Yanıtla: drMOS güç aıaması vrm tasarım? işlemci beslemesi konusundaki #54967 kullanıcısına yanıt ver
Bilgileriniz:




Neyi merak ediyorsun?

En az 3 karakter yazın.

Keşfet

📤 Paylaş & Yapay Zekaya Sor

✓ Link otomatik olarak kopyalanacaktır.
⚡ YAPAY ZEKA MODELLERİNDE ANALİZ ET
Kumru AI
Kumru AI
ChatGPT
ChatGPT
Gemini
Gemini
Copilot
Claude
Claude
DeepSeek
DeepSeek
Perplexity
Perplexity
Grok
Grok
Mistral
Mistral
Meta AI
Meta AI
Qwen
Qwen
NotebookLM
NotebookLM
Poe
Poe
Yandex AI
Yandex AI
📢 SOSYAL MEDYADA PAYLAŞ
Link & komut kopyalandı! Açılıyor...